工作地点：

广东省-深圳市,陕西省-西安市,上海市

工作职责：

1.负责NPU、CPU及芯片顶层模块的RTL综合（DC/FC等工具），优化功耗、性能、面积目标；
2.处理跨时钟域（CDC）、时序约束（SDC）的生成与验证，确保时序收敛；
3.分析综合阶段的关键路径、拥塞问题，提出优化方案（如逻辑重构、层次化综合）；
4.支持物理实现完成时序修复与功耗优化；
5.负责形式验证，低功耗验证等相关工作；

任职资格：

1.本科及硕士以上学历5年以上芯片综合经验，具备NPU/CPU或大规模SoC流片案例优先。
2.精通DC/FC、Genus、PrimeTime等工具，熟悉Tcl/Python脚本开发；
3.深入理解SDC约束语法及时序分析策略；
4.熟悉低功耗设计流程（UPF/CPF）；
5.具备跨团队协作能力，能快速定位综合/时序问题根源；
6.有芯片顶层集成（Hierarchical Flow）综合经验更优；